专利名称：多芯片堆叠封装结构专利类型：实用新型专利发明人：李扬
申请号：CN201820770537.X申请日：20180523公开号：CN208271883U公开日：20181221
摘要：本实用新型属于半导体芯片封装技术领域，旨在解决现有的芯片封装能耗高、易脱线的问题。为此，本实用新型提供了一种多芯片堆叠封装结构，其包括：设有基底和凸台的基板；包括以阶梯方式堆叠且堆叠方向相反的第一芯片堆叠单元和第二芯片堆叠单元；键合线，其包括直接连接基底与第一芯片堆叠单元中各层芯片的第一键合线，以及连接凸台与第二芯片堆叠单元中各层芯片的第二键合线。本实用新型通过在基板上设置凸台，有效缩短了键合线的长度，减少其消耗，降低生产成本，能缩短焊接时间，提高封装效率；此外，缩短键合线能有效提高芯片的稳定性，避免在震动中键合线的摆幅过大，造成短路等情况发生。
申请人：奥肯思(北京)科技有限公司,李扬
地址：100045 北京市西城区南礼士路66号建威大厦1107-1109室
国籍：CN
代理机构：北京瀚仁知识产权代理事务所(普通合伙)
更多信息请下载全文后查看
因篇幅问题不能全部显示，请点此查看更多更全内容